半導(dǎo)體薄膜沉積設(shè)備行業(yè)深度報(bào)告：工藝升級(jí)提升薄膜設(shè)備需求，國(guó)內(nèi)廠商差異化布局加速國(guó)產(chǎn)化進(jìn)程.pdf

半導(dǎo)體薄膜沉積設(shè)備行業(yè)深度報(bào)告：工藝升級(jí)提升薄膜設(shè)備需求，國(guó)內(nèi)廠商差異化布局加速國(guó)產(chǎn)化進(jìn)程。薄膜沉積和光刻、刻蝕并列作為芯片前道制造三大核心工藝，不同工藝應(yīng)用 場(chǎng)景所需薄膜種類繁多。薄膜沉積設(shè)備和光刻、刻蝕設(shè)備并列為前道制造三 大主設(shè)備之一，從 Gartner 公布的 2021 年全球半導(dǎo)體設(shè)備市場(chǎng)占比來(lái)看， 刻蝕/薄膜沉積/光刻分別占比 30%/25%/23%。薄膜沉積作用是在芯片納米級(jí) 結(jié)構(gòu)中逐層堆疊薄膜形成電路結(jié)構(gòu)，包括半導(dǎo)體、介質(zhì)、金屬/金屬化合物三 大類。在前道制造過(guò)程中，自下而上分別通過(guò)淺槽隔離、柵極等前段工藝， 鎢栓塞、金屬前介質(zhì)層等中段工藝，金屬層間介質(zhì)、金屬層等后段工藝形成 不同模塊，最后構(gòu)筑成芯片的 3D 結(jié)構(gòu)。由于十余種模塊工藝需要數(shù)層至數(shù) 十層不同薄膜堆疊，而每層薄膜的特性、沉積材料、薄膜種類等均有很大差 異，薄膜沉積設(shè)備需要滿足不同薄膜的工藝要求，因此具備較高行業(yè)壁壘。

薄膜呈現(xiàn)種類多樣性和工藝復(fù)雜性，不同工藝環(huán)節(jié)需要物理/化學(xué)等不同沉 積設(shè)備相互補(bǔ)充。不同薄膜沉積時(shí)反應(yīng)的原理不同，因此薄膜沉積設(shè)備的技 術(shù)原理也不同，沉積過(guò)程需要物理（PVD）、化學(xué)（CVD）、原子層沉積 （ALD）等設(shè)備相互補(bǔ)充，每類設(shè)備也包括多種細(xì)分子類，以滿足不同應(yīng)用 場(chǎng)景需求。1）PVD：通過(guò)真空蒸鍍和濺射等物理方法沉積金屬或金屬化合 物薄膜，應(yīng)用最廣泛的 PVD 是磁控濺射和離子化 PVD，主要用于后段金屬 互連層、阻擋層、硬掩膜、焊盤等工藝；2）CVD：通過(guò)不同氣體間化學(xué)反 應(yīng)沉積半導(dǎo)體和介質(zhì)薄膜，部分工藝也可以沉積金屬/金屬化合物薄膜，主要 用于前段的柵氧化層、側(cè)墻、PMD 及后段的 IMD、阻擋層、鈍化層等工 藝。CVD 按反應(yīng)壓強(qiáng)和前驅(qū)體等不同主要分為 APCVD、LPCVD、PECVD 等，每一代設(shè)備隨薄膜性能越來(lái)越高的要求而迭代，目前 PECVD 應(yīng)用最廣 泛；3）ALD：用于低 k/高 k 介質(zhì)沉積、高深寬比溝槽填充、雙重曝光工藝 等，主要滿足新興薄膜/工藝需求。另外，在一些特定的溝槽填充場(chǎng)景，需要 HDP-CVD、SACVD、FCVD 等設(shè)備作為補(bǔ)充；在某些金屬/金屬氧化物薄膜 沉積過(guò)程中，也需要電鍍、M-CVD 等方法作為補(bǔ)充。

全球薄膜沉積設(shè)備市場(chǎng)空間超 200 億美元，制程升級(jí)/多層趨勢(shì)+新興工藝驅(qū) 動(dòng)市 場(chǎng)增長(zhǎng)。 2021 年全球薄膜沉積設(shè)備市場(chǎng)空間超 200 億美元， PECVD/PVD/ALD 占比分別為 33%/19%/11%，大陸市場(chǎng)超 45 億美元，占 比約 25%。薄膜沉積設(shè)備市場(chǎng)增長(zhǎng)主要由制程升級(jí)/多層趨勢(shì)及新工藝驅(qū) 動(dòng)：1）制程升級(jí)/多層趨勢(shì)帶動(dòng)設(shè)備需求量：在邏輯芯片中，制程進(jìn)步帶來(lái) 工序步驟和薄膜層數(shù)增多，工序步驟從 90nm 的 40 步提升至 3nm 的 100 步，金屬層數(shù)從 90nm 的 7 層提升至 5nm 的 14 層，制程從 180nm 進(jìn)步到 90nm 過(guò)程中，同樣產(chǎn)能需要的薄膜設(shè)備數(shù)量翻倍；在存儲(chǔ)芯片中，高深寬 比結(jié)構(gòu)以及存儲(chǔ)層數(shù)堆疊帶來(lái)薄膜沉積設(shè)備需求增大；2）新工藝拓寬應(yīng)用 場(chǎng)景：在柵極從多晶硅柵（Poly-SiON）向 HKMG 結(jié)構(gòu)轉(zhuǎn)變、存儲(chǔ)結(jié)構(gòu)深寬 比越來(lái)越高、金屬互連阻擋層薄膜越來(lái)越薄等過(guò)程中，以及多重曝光等新工 藝中，傳統(tǒng)的 LPCVD/PECVD 等沉積方法沉積效果有限，需要 ALD 工藝來(lái) 沉積性能更好的薄膜并滿足高深寬比等需求，在 28nm 以下 FinFET/GAA 結(jié) 構(gòu)中，僅有 ALD 工藝能夠滿足復(fù)雜柵極結(jié)構(gòu)中薄膜沉積要求。根據(jù) Acumen research and condulting 預(yù)測(cè)，2020-2026 年全球 ALD 設(shè)備市 場(chǎng)將從約 20 億美元提升至 32 億美元。但由于 ALD 沉積過(guò)程不連續(xù)，在沉 積速率等方面不如其他 CVD 工藝，因此目前僅用于一些新的增量環(huán)節(jié)，在成熟工藝環(huán)節(jié)暫時(shí)無(wú)法替代如 LPCVD、PECVD 等工藝。