電子行業HBM專題報告：AI的內存瓶頸，高壁壘高增速.pdf

上傳者：M*****
時間：2024/03/11
熱度：1430
0人點贊
舉報

電子行業HBM專題報告：AI的內存瓶頸，高壁壘高增速。HBM是限制當前算力卡性能的關鍵因素，海力士、三星、美光正加大研發投入和資本開支，大力擴產并快速迭代HBM，預計2024年HBM3e 24GB/36GB版本將量產/發布，內存性能進一步提高。HBM供需將持續緊俏，市場規模高速增長。通過分析生產工藝（TSV、鍵合等）和技術演進方向（先進制程、疊層），我們認為封裝測試、前道和后道先進封裝的設備和材料將是HBM主要受益方向

HBM是當前算力的內存瓶頸。存儲性能是當下制約高性能計算的關鍵因素，從存儲器到處理器，數據搬運會面臨帶寬和功耗的問題。為解決傳統DRAM帶寬較低的問題，本質上需要對單I/O數據速率和位寬進行提升。HBM由于采用了TSV、微凸塊等技術，DRAM裸片、計算核心間實現了較短的信號傳輸路徑、較高的I/O數據速率、高位寬和較低的I/O電壓，因此具備高帶寬、高存儲密度、低功耗等優勢。即便如此，當前HBM的性能仍然跟不上算力卡的需求。

三大原廠持續加大研發投入，HBM性能倍數級提升。隨著技術的迭代，HBM的層數、容量、帶寬指標不斷升級，目前最先進的HBM3e版本，理論上可實現16層堆疊、64GB容量和1.2TB/s的帶寬，分別為初代HBM的2倍、9.6倍和4倍。從Trendforce公布的HBM Roadmap來看，2024年上半年，海力士、三星、美光均會推出24GB容量的HBM3e，均為8層堆疊。2024年下半年，三家廠商將推出36GB版本的HBM3e，或為12層堆疊。此外，HBM4有望于2026年推出。

HBM制造集成前道工藝與先進封裝，TSV、EMC、鍵合工藝是關鍵。HBM制造的關鍵在于TSV DRAM，以及每層TSV DRAM之間的連接方式。目前主流的HBM制造工藝是TSV+Micro bumping+TCB，例如三星的TC-NCF工藝，而SK海力士則采用改進的MR-MUF工藝，在鍵合應力、散熱性能、堆疊層數方面更有優勢。目前的TCB工藝可支撐最多16層的HBM生產，隨著HBM堆疊層數增加，以及HBM對速率、散熱等性能要求的提升，HBM4開始可能引入混合鍵合工藝，對應的，TSV、GMC/LMC的要求也將提高。